从一张草图出发：LDO 线性稳压电源的工程直觉与设计要点

LDO（Low-Dropout Regulator，低压差线性稳压器）

这篇博客不想堆参数表，而是沿着这张图，把 LDO 从“为什么需要”到“怎么用对”的逻辑串一遍。

SPX29302T5-L/TR数据手册

一、那张草图到底在画什么

草图中的核心是一个负反馈环路：误差放大器的一端接内部参考电压 VREFV_{\text{REF}}，另一端接输出电压经电阻分压后的反馈电压 VFBV_{\text{FB}}。放大器驱动调整管（草图中画成受控源），改变其导通程度，从而把输出“拉”回到目标值。

输出电压的关系可以写成：

VOUT=VREF(1+R1R2)V_{\text{OUT}} = V_{\text{REF}} \left(1 + \frac{R_1}{R_2}\right)

固定输出版本的 LDO 把这个分压电阻做在芯片内部；可调版本则把 R1R_1、R2R_2 外置，让用户自己设定输出。

但“负反馈调电压”这件事，NPN 达林顿稳压器早就在做了。LDO 的特殊之处，在于调整管从 NPN 达林顿换成了单个 PNP 管（或 PMOS），使输入输出之间只需要维持一个饱和压降 VSATV_{\text{SAT}} 就能稳压，满载压差典型值可以做到 500 mV 以下，轻载时甚至只有十几毫伏。这就是“低压差”三个字的物理来源——它让 LDO 可以在输入只比输出高一点点的情况下继续工作，而传统线性稳压器往往需要 1.5 V 以上的裕量。

二、LDO 不是一个“高效率”器件，它的价值在别处

如果只用一句话概括 LDO 的工程定位：它不是用来省电的，而是用来“买干净”和“买简单”的。

2.1 效率的冷酷事实

LDO 的输入电流和输出电流基本相等（差值只是很小的接地电流），损耗全部以热的形式耗散在调整管上：

Pdiss=(VIN−VOUT)×IOUTP_{\text{diss}} = (V_{\text{IN}} - V_{\text{OUT}}) \times I_{\text{OUT}}

效率近似为：

η≈VOUTVIN\eta \approx \frac{V_{\text{OUT}}}{V_{\text{IN}}}

几个典型场景的数字很说明问题：5 V 转 3.3 V，效率约 66%；12 V 转 3.3 V，效率只有 27%。这意味着 12 V 输入、3.3 V 输出、300 mA 负载时，超过 2.6 W 的功率会变成热量堆在小小的封装里，结温很容易失控。

所以 LDO 的效率只由输入输出电压比决定，与负载电流无关——轻载并不会让它“效率变高”，只是绝对损耗变小了。

2.2 那为什么还要用 LDO

因为 LDO 的输出是没有开关行为的直流。开关电源的输出纹波在毫伏到几十毫伏量级，频率成分集中在开关频率及其谐波上；LDO 没有电感、没有开关节点，输出噪声可以做到 3–30 µV RMS，配合高 PSRR 能把上游纹波再压低两三个数量级。对于射频前端、PLL/VCO、高分辨率 ADC、音频 Codec 这类对电源“纯净度”敏感的场景，LDO 常常是不可替代的最后一环。

一句话：LDO 是用效率换噪声、换简单、换取消开关纹波的确定性。

三、看懂 LDO 的数据手册：六个真正重要的参数

3.1 压差 VDROPOUTV_{\text{DROPOUT}}

压差不是“输入减输出的差”，而是维持稳压所需的最小 VIN−VOUTV_{\text{IN}} - V_{\text{OUT}}。进入压差区后，调整管等效为一个电阻 RDS(ON)R_{\text{DS(ON)}}，VDROPOUT≈ILOAD×RDS(ON)V_{\text{DROPOUT}} \approx I_{\text{LOAD}} \times R_{\text{DS(ON)}}，此时 PSRR、负载调整率、精度等指标全部失效。

设计时的铁律：最小输入电压必须大于 VOUT+VDROPOUT(max)V_{\text{OUT}} + V_{\text{DROPOUT(max)}}，并留出温度和负载波动的余量。

3.2 静态电流 IQI_Q 与接地电流 IGNDI_{\text{GND}}

IQI_Q 是空载时 LDO 自身消耗的电流，IGND=IIN−IOUTI_{\text{GND}} = I_{\text{IN}} - I_{\text{OUT}} 则包含 IQI_Q 和驱动调整管所需电流。电池供电的常开待机轨上，IQI_Q 是选型的第一道筛子；高性能 CMOS LDO 的 IGNDI_{\text{GND}} 可以远小于负载电流的 1%。

3.3 PSRR：看曲线，不要只看一个数

PSRR 衡量 LDO 抑制输入纹波的能力，定义为：

PSRR=20log⁡VIN,rippleVOUT,ripple\text{PSRR} = 20\log\frac{V_{\text{IN,ripple}}}{V_{\text{OUT,ripple}}}

80 dB 意味着输入 100 mV 纹波在输出只剩 10 µV。但 PSRR 随频率、负载电流和压差剧烈变化：低频段可以做到 80–100 dB，到几十 kHz 后可能跌到 20 dB 甚至更低。如果 LDO 前面接的是开关电源，必须看 datasheet 中 PSRR 曲线在开关频率处的实际值，而不是 1 kHz 的标称值。

3.4 输出噪声

噪声用 µV RMS（积分噪声，需注明带宽）或 nV/√Hz（噪声谱密度）表示。粗略分级：< 5 µV RMS 属于超低噪声级，适合 16 位以上 ADC 和射频 VCO/PLL；5–20 µV 为低噪声级；> 100 µV 则是常规级。

3.5 负载调整率与线路调整率

分别描述负载电流变化和输入电压变化时输出电压的漂移量。在压差充足、环路稳定的前提下，这两个指标通常很好；一旦接近压差区，它们会显著劣化，这是很多“莫名其妙”的输出偏移的根源。

3.6 裕量电压（Headroom Voltage）

裕量电压是 datasheet 规定其他参数时所使用的 VIN−VOUTV_{\text{IN}} - V_{\text{OUT}} 条件，通常为 400–500 mV，部分器件需要高达 1.5 V。它不等于压差：压差是“还能不能调”的边界，裕量是“参数还成不成立”的条件。设计时按裕量选输入，比按压差选更稳妥。

四、外围电路：电容不是“随便放几颗”

4.1 输出电容：稳定性的参与者

输出电容不是一个单纯“滤波”的角色，它参与 LDO 内部环路的补偿。许多 LDO 要求输出电容在特定 ESR 范围内才能稳定，没有输出电容甚至可能振荡。现代陶瓷电容（MLCC）ESR 极低，大多数 LDO 已经针对低 ESR 设计，但仍需遵守 datasheet 规定的最小容值和 ESR 范围。X5R/X7R 是优先选择，Y5V 因容值随电压和温度衰减严重，不建议用于 LDO 输出。

4.2 输入电容：不是“可有可无”

输入电容对稳定性通常不是必需，但如果输入源阻抗较高、走线较长，或者前面是开关电源，输入电容紧贴 IN 引脚是改善瞬态响应、抑制输入纹波、维持 PSRR 的基本操作。推荐 0.1 µF 以上陶瓷电容，源阻抗大于 0.5 Ω 时更应加大或并联。

4.3 前馈电容 CFFC_{\text{FF}}：可调版本的一把小刀

在可调 LDO 的 OUT 和 FB 之间加一颗小电容，可以在环路中引入相位超前，改善瞬态响应和噪声，但代价是启动时间变长、过大时可能影响稳定性。CFFC_{\text{FF}} 不是“加上去总没坏处”的元件——先看 datasheet 有没有推荐值，再用负载瞬态实测确认。

五、PCB 布局：LDO 简单，但不等于可以随意画

LDO 的外围元件少，容易让人放松布局警惕。但它的电流路径和反馈路径都很“敏感”，布局不当会直接吃掉 PSRR 和噪声性能。

输入/输出电容靠近引脚。 电容和 LDO 引脚之间的走线电感会削弱高频旁路效果。输入电容首先经过再进芯片，输出从芯片出来先过电容再走远，是基本原则。

反馈走线从“感测点”引出，远离噪声。 可调 LDO 的 FB 引脚是高阻抗节点，长走线引入的寄生电容（哪怕只有几 pF）就可能与分压电阻形成未补偿极点，导致振荡或相位裕度下降。FB 走线应短、直接，从输出电容的接地点或负载端取样，不要从大电流路径中间“顺手”拉一根线。

散热焊盘不是“接地焊盘”。 许多 LDO 的 Exposed Pad 在电气上可能连接到地，也可能不是。必须按 datasheet 的 land pattern 和过孔要求处理，铜箔和散热过孔的作用是把热量扩散到板层，而不是仅靠焊盘“扛住”。

地回路保持干净。 输入电容和输出电容的接地端应汇聚到低阻抗的干净地，避免负载回流和输入旁路电流共用一段走线，否则“旁路”反而变成“注入”。

六、什么时候用 LDO，什么时候该换 Buck

一个粗略但实用的工程判据是：当 VIN/VOUT>2:1V_{\text{IN}}/V_{\text{OUT}} > 2:1 且 IOUT>200 mAI_{\text{OUT}} > 200\text{ mA} 时，LDO 的热代价和电池寿命代价开始难以合理化，应考虑开关电源。

但这不意味着“效率优先”永远正确。以下几种情况，LDO 仍然是更优甚至唯一的选择：

  • 输出噪声要求低于 ~50 µV RMS，或后级是 RF、PLL、高精度 ADC、音频模拟轨；
  • 输入输出压差很小（例如 3.7 V 锂电转 3.3 V），LDO 效率可以接近 90%，与 Buck 的差距不再显著；
  • 对 EMI 敏感或系统本身不允许开关噪声，LDO 没有开关谐波和电感辐射；
  • BOM 极简和成本优先，几颗电容就能工作，不需要电感、不需要环路补偿设计。

更常见的现代做法是级联：Buck 先把电压高效降到略高于目标值，LDO 做后级净化。此时 LDO 的压差被控制得很小，热损耗可控，PSRR 又有足够的裕量来压制 Buck 的开关纹波。

七、回到那张草图

草图上只画了误差放大器、调整管、分压电阻和 VREFV_{\text{REF}}。它省略了启动电路、过流保护、热关断、使能逻辑、软启动、噪声旁路引脚——这些是芯片设计师的事。但对使用者来说，那张草图提示的核心问题始终没变：

你让调整管消耗掉的那部分电压，换来了什么？

如果换来的是干净的电源、确定的瞬态行为、极简的外围和不需要 EMI 整改的安心，并且热预算算得过来，LDO 就是对的。如果只是为了“省事”而把 12 V 直接灌进一颗 3.3 V 的 SOT-23，那它很快就会用温升告诉你：线性稳压的“线性”，是把多余的能量老老实实烧掉的线性。

那张草图不复杂，但把它的每一个节点和每一条约束想清楚，比记住一长串参数表更有用。